本节作为上一章节的补充，用always方式来实现分频，来解决PLL在某些分辨率下无法同时提供两路1倍和5倍像素时钟的情况，以适配更多的分辨率（本文以720P来展开介绍）[……]
Smart ZYNQ板 工程二十三 用VDMA模块来缓存图像并在HDMI上显示（一）800X600分辨率测试
本文介绍如何在ZYNQ上增加VDMA模块，来作为HDMI 图像的缓存并最终在HDMI 上显示[……]
Smart ZYNQ板 工程二十一 基于PL的 VIO在线调试功能测试
VIO即虚拟输入输出单元，可以实时地监控和驱动FPGA内部的逻辑信号，本文将演示具体的调试过程。[……]
Smart ZYNQ板 工程二十 基于PS端的 外部中断测试
本实验仍然采用按键点灯的方式进行 外部中断的演示，让按键去触发外部中断的功能，并且在中断函数中增加改变灯状态的命[……]
Smart ZYNQ板 工程十九 基于PS端的 GPIO(EMIO)输入功能演示
本次实验主要演示EMIO 的GPIO读取功能[……]
Smart ZYNQ板 工程十八 基于PS端的 定时器中断
和所有的MCU一样ZYNQ的PS端也有自己的定时器中断功能，本节将对该功能进行演示。[……]
Smart ZYNQ板 工程十五 ZYNQ端PS 访问 PL端的reg 寄存器，实现PS与PL数据交互
PS端与PL端在硬件上是相互独立的，之前可以通过EMIO 和 AXI GPIO等方式 让ZYNQ PS 端的GPIO 口映射到PL端上，但是仅仅只能控制GPIO。 本文介绍一种新的方法，通过让PS端访问PL端寄存器的方式，来让ARM 和FPGA实现简单的数据交互（小数据量）[……]
Smart ZYNQ板 工程十六 基于ZYNQ的PS部分UART功能演示
本文用MIO的方式在主板上演示串口的hello world例程（适用于主板Type C 端口的UART资源）[……]
Smart ZYNQ板 工程十七 千兆网络模块初测（基于PS EMIO）
本文介绍在RTL8211千兆网络模块基础上实现PS端的EMIO扩展以太网网口功能。[……]
Smart ZYNQ板 工程十四 基于PL端的 BLOCK RAM IP核的使用
几乎所有的FPGA芯片内部都有存储单元BLOCK RAM，ZYNQ也不例外，本文将主要介绍BRAM IP核的使用[……]