本文将记录，大家在使用主板的过程中遇的一些奇奇怪怪的问题，给遇到相同问题的大家一点参考。[……]
本站将记录自己FPGA开发学习的一些经验和心得
域名注册了很久，之前断断续续研究过wordpress，但是事情一多又停滞了，这次打算借这次机会，好好整理整理把自己最爱的FPGA捡起来，今后将不定期更新一些FPGA和电子方面的设计心得和体会，也当作自己的一个学习笔记库。[……]
当遇到ZYNQ ，SDK debug失败报错的解决方法
本文介绍 ZYNQ SDK debug时偶尔报错的解决办法，可针对任何ZYNQ板[……]
高速通信 加扰器的自动生成网站
FPGA 加扰器自动生成[……]
FPGA随记 ：当非常肯定是正确的代码工作异常时，检查时序约束是否添加正确
内部中的处理模块，拉到模块外部，发现显示屏接收不到FPGA发出来的图像，但是放回原先位置又可以工作，反复移植了三遍，问题依旧，排除逻辑错误引起的问题。 最后抱着实施看的心态尝试调整时序约束部分。发现问题解决了。[……]
zynq 中EMIO MIO AXIGPIO区别
MIO:多功能IO接口，属于PS部分的原生IO， 这些引脚可以用在GPIO、SPI、UART、TIMER、Ethernet、USB等功能上，每个引脚都同时具有多种功能，故叫多功能IO[……]